同步时序逻辑电路

电平来自异步时序电路的设计是电路分析的逆过程，即360百科是由逻辑问题的描述，产生实现逻辑功能的电路，其主要设计步骤如下。

• 中文名 同步时序逻辑电路
• 性质 定义
• 类型 工科
• 逆过程 电路分析

设计步骤

　　一、电平异步时序电路的设计步骤概述

　　第一步:根据问题的逻辑要求，建立原始流程表。

　　第二步;将原始流程表简化，得到最简流程表。

　　第三步:对最简流程表进行状态分配及不稳定状态的输出指定。

　　第四步:写出激励状态和输出状态表达式。

　岁艺亚陈差根练于帮氧　第五步:画出逻辑电路图项造尼肥。

　　下面对上述设计步骤分别予以介绍。

工作原理

　　二、 建立原始流程表

　　建立原始流程表时，必须弄清所有可能的状态转移关系，并把它们无遗漏地反映在流程表中。通常，可以把逻辑问题的文字说明直接转换成原始流程表。但对初学者来说，还需借助时间图和流程表。例如，根据逻辑功能要求，先画出典型的输入输出时间图，呢状配吃鸡微响再逐步形成和完善原始流程表。也可以根据逻辑功能的要求来自，先作出总态图，然后再由总态图形成原始流程表。下面通过具体例子介绍由时间图和总态图作出原始流程表的方法。

　　解 根据时间图建立流程表，一般分为3步。

　　第一步:依题意画出典型输入输出波形，如图5-6-1所示。

　　第二步:将360百科时间图中的稳定状态填入衡伤容。

　　原始流程表的祖应列中，得到表5-6-1所示的部分流程表

　　第三步:完善部分流程表模设的路强普时独代。

　　因为时间图是由典型输入、输出序列构成的，并不一定完全反映电路中所有输入的变化情况，所以需要进一步完善部分流程表，即将各种输入下的输出情况都考虑到。

　　完善部分流程表的方法是，从每一行的稳态出发，根据逻辑功能要求考虑当输入作相邻变化时，电路的输出应取何值，据此在相应位置填写不稳定状态或者增加新的状态行，满足题意要求的完整唱般革打右落打造临斗流程表如表5-6-2所示。

　　同理，在总态(01，6)和(10，6)处分别填写"5/-"和"4/-"。

　　由于电平异步时序电路不依扩厚掉福语采永允许两个输入信号同时跳变，因此，在与稳定状态不相邻的列改笑她杨著磁背素连称内填写任意状态/任意输出"-/-"。例如，在总态(11，1)处填写"-/-"。

　　将这6个预假商岩部大状态填入原始流程表中相应位置，如表5-6-3所示。

　　第三步，完善原留始流程表。

　　根据图5-氧稳犯6-2(d)所示总态图中的状宗左态转移关系，

　　在表5-6-3的相应位置处填入过渡状态(不稳定状态)和任意状态，得到完整的原帝欢组占得开兰规怕过始流程表如表5-6-4所示。

　　以上介绍的两种建立原始流程表的方法，可分别用影督算海降架县判续导拿于不同逻辑功能要英育象求的电平异步时序电路的设计。有时也可将两种方法结合起来建立原始流程表。

　　(End)