高速CMOS电路设计LOGICAL EFFORT方法

《高速CMOS电路设灯书卫物你画计LOGICALEFFO来自RT方法》是2009年人民邮电出版社出版的图书，作者是IvanSutherland[美]。

• 书    名 高速CMOS电路设计LOGICAL EFFORT方法
• 出版社 人民邮电
• ISBN 9787115195982
• 出版时间 2009-03-01
• 作    者 IvanSutherland[美]

​内容简介

　　为来自了满足速度需求，集成电路设计师常常要痛苦地在无数选360百科择中反复调整自己的设计，费时费力。两位计算机科学大师针对这一问题提出了一种简单而普遍有效的方法:LogicalEffort。本书就是他们对这一方法全面而生动的阐述。

　　通过本书，你不仅能够迅速地理解和掌握LogicalEffort方法，大大提高自己的工作效率，而且还能从大师著作的字里行间领悟到更多思想精髓。

　　本书讲述如何获得高速CMOS电路，这正是高速集成电路设计师们渴望获得的技术。在设计中，我主吧未们往往面对无数的选择，本书将田欢并类告诉我们如何将这些选择变得更容易和更有技巧。本书提供了一个简单而普遍有效的方法，用于估计拓扑、电容等因素造作征静美析评逐几流成的延迟。

　　本书实用性强，适合集成电路设计师以及相关放率望专业的师生。

　　版 次:初版

　　开 本:16开

　　包 张:平装

目录

　　1TheMethodofLogicalEffo吸斯在次古七绝问物去济rt

　　1.1Introduction

　　1.2DelayinaLogicGate

　　1.3MultistageLogicNetworks

　　1.4Choosin损妈念路派久转展能丝gtheBestNumber则湖专达ofStages

　　1.5古升渐征SummaryoftheMethod

　　1.6ALookAhead

　　河年1.7Exercises

　　2DesignExamples

　　2.露初乱弱做抓1TheANDFunctionofEightInputs

　　2.2Decoder

　　2.3SynchronousArbitration

　　2.4Summary

　往张德标调　2.5Exercises

　　3DerivingtheMethodofLogicalEffo弱六都兰云外货组振rt

　　3.1ModelofaLogicGate

　　3.2DelayinaLogicGate

　　3.3MinimizingDelayalongaPath

　　3.4Cho吸烈汉转osingtheLengthofaPath

　　3.5UsingtheWrongNumberofStages

　　精很参失钱研响虽功重3.6Usingth讲本包哥四大eWrongGateSize

　　3.7Summary

　　3.8Exercises

　　4CalculatingtheLogicalEffortofGates

　　4.1DefinitionsofLogicalEffort

　　4.2GroupingInputSignals

　　4.3CalculatingLogicalEff富们显重冲探古两客兵ort

　　4,4Asymm括好告互守经etricLogicGates

　　4.5CatalogofLogicGates

　　4.6Est露几争之让却画续局纪imatingParasiticDelay

　　4.7PropertiesofLogicalEffort

　　4.8Exercises

　　5CalibratingtheModel

　　5.1CalibrationTechnique

　　5.2DesigningTestCircuits

　　5.3OtherCharacterizationMethods

　　5.4CalibratingSpecialCircuitFamilies

　　5.5Summary

　　5.6Exercises

　　6AsymmetricLogicGates

　　6.1DesigningAsymmetricLogicGates

　　6.2ApplicationsofAsymmetricLogicGates

　　6.3Summary

　　6.4Exercises

　　7UnequalRisingandFallingDelays

　　7.1AnalyzingDelays

　　7.2CaseAnalysis

　　7.3OptimizingCMOSP/NRatios

　　7.4Summary

　　7.5Exercises

　　8CircuitFamilies

　　8.1Pseudo-NMOSCircuits

　　8.2DominoCircuits

　　8.3TransmissionGates

　　8.4Summary

　　8.5Exercises

　　9ForksofAmplifiers

　　9.1TheForkCircuitForm

　　9.2HowManyStagesShouldaForkUse?

　　9.3Summary

　　9.4Exercises

　　10BranchesandInterconnect

　　10.1CircuitsThatBranchataSingleInput

　　10.2BranchesafterLogic

　　10.3CircuitsThatBranchandRecombine

　　10.4Interconnect

　　10.5ADesignApproach

　　10.6Exercises

　　11WideStructures

　　11.1Ann-inputANDStructure

　　11.2Ann-inputMullerC-element

　　11.3Decoders

　　11.4Multiplexers

　　11.5Summary

　　11.6Exercises

　　12Conclusions

　　12.1TheTheoryofLogicalEffort

　　12.2InsightsfromLogicalEffort

　　12.3ADesignProcedure

　　12.4OtherApproachestoPathDesign

　　12.5ShortcomingsofLogicalEffort

　　12.6PartingWords

　　CastofCharacters

　　ReferenceProcessParameters

　　SolutionstoSelectedExercises

　　BIBLIOGRAPHY

　　INDEX