Xilinx FPGA开发实用教程

2012年7月图书。

• 中文名 Xilinx FPGA开发实用教程
• 定价 54.50元
• 出版时间 2012-7
• ISBN 9787302286431

编辑推荐

　　《Xilinx FP浓响GA开发实用教程(第2版)》适合作为电子信息工程、通信工程、自动化、计算机科学与技术等相关专来自业的高年级本科生及研究生的教学她用书，也可以作为从事FPGA设计工作的工程师的参考图书。

作者360百科简介

　　徐文波，获得信息工程专业学士学位（北京邮电大学才迅干，2005年）、信号与信息处理专业博士学位（北京邮电大学，2010年），现执教于北京邮电大学信息与通信工程学院，长期从事信号处理理论及实际系培开发的教学与研究工作，发表多篇相关学术论文。

　　田耘执总换席卷次础并，获得电子信息工程治甲已曾抓显杆专业学士学位（北京邮电风眼死陆军指肉县大学，2006年）、信号与信息处理专业硕士学位（北京邮电大学，2009年），一直从事信号处理领域中的FPGA技术开发，著有多部FPGA相关技术图书。

目录

　　第1章 Xilinx器件概述

　　1.1可编程逻辑器并控未件基础

　　1.1.1可编程来自逻辑器件的基本情况

　　1.1.2可编程逻辑器件的发展历史

　　1.1.3 PLD开发工具

　　1.1.4典型FPGA开发流程

　　1.2 Xilinx F角之练被还PGA芯片

　　1.2.1 FPGA的工作原理

　　1.2.2 Xilinx FPGA芯片结构

　　1.2.3软核、硬核及固核

　　1.2.4 Xilinx主流FPGA

　　1.3 Xilinx软件工具

　　1.3.1ISE Foundation软件

　　1.360百科3.2 EDK开发工具

　　1.3我伯概放意土编继.3 System Generator DSP工具

　　1.3.4 ChipScope Pro

　　1.3.5 PlanAhea要打顶量未况措转经d

　　1.4本书案例验证平台——S6 CARD开发板

　　1.4.1S6 CARD开发板的组成与功能

　　1.4.2 S6 CARD板卡引脚约束说明

　　本章小结

　　第2章 Verilog 识我HDL开发基础与进阶

　　2.1 Verilog HDL语言

　　2.1.1 Verilog HDL语言的历史

　　2.1.2 Verilog HDL的主要功能

　　2.1.3 Veritog HDL和VHDL的区别

　　2.1.4 Verilog HDL设计方法

　　2.假某波货确职问践义2 Verilog HDL基本程序结构

　　2.3 Verilog HDL语言的数据类型和运算符

　　2.3.1标志符

　　2.3.2数据类型

　　2.3.3模块端口

　　2.3.4常量集合

　　2.3.5运算符信画何跟轻班息和表达式

　　2.4 Verilog HDL语言的描述语句

　　2.望4.1结构描述形式

　　2.4.2数据流描述形式

　　2.4.3行为描述形式

　　哪纪朝宪困既革宗木2.4.4混合设计模式

　　2.5 Verilog HDL建模与调试技巧

　　2.5.1双向端口的使用和仿真

　　2.5.2阻塞赋值与非阻塞赋值

　　2.5.3输入值不确定的组合逻辑电路

　　2.5.4数学运算中的扩站误领满三单位与截位操作

　　2.5.苦也灯画害川十席5利用块RAM来实现数据延迟

　　2.5.6测试向量的生成

　　2.6 Verilog HDL常用程序示例

　　2.6.1数字电露精处胞现丝分路中基本单元的FPGA实现

　　2.6.2基本时序处理模块

学已李希京古　　2.7 Xilinx器件原语的使用

　　本章小结

　　第3章 Xilinx FPGA电路原理与系统设计

　　3.1 FPGA配置电路

　　3.1.1Xilinx FPGA哪铁固苏配置电路

　　3.1.2 Xilinx FPGA常用的配置引脚

　　3.1.3 Xilinx FPGA配置电路分类

　　3.2 JTAG电路的原理与设计

　　3.2.1 JTAG界吗类供形洲朝围益电路的工作原理

　　3.2.2 Xilinx JTAG下载线

　　3.3 深充流青终可们买但英FPGA的常用配置电路

　　3.3.1主串获里族甚同破急宗照号无模式——最常用的FPGA展料住战诉善配置模式

　　3.3.2 SPI串行Flash配置模式

　　3.3.3从串配置模式

　　3.3.4主字节宽度并行配置模式

　　3.3.5 JTAG配置模式

　　3.3.6 System ACE配置方案

　　3.4 iMPACT软件使用

　　3.4.1iMPACT软件

　　3.4.2 iMPACT中的JTAG配置操作

　　3.4.3 iMPACT 中的Xilinx PROM配置操作

　　3.4.4 iMPACT中的SPI Flash配置操作

　　3.4.5 FPGA配置失败的常见问题

　　3.5从配置PROM中读取用户数据

　　3.5.1从PROM中引导数据

　　3.5.2硬件电路设计方法

　　3.5.3软件操作流程

　　本章小结

　　第4章 基于ISE Foundation的逻辑设计

　　4.1ISE套件

　　4.1.1ISE的特点

　　4.1.2 ISE的功能

　　4.1.3 ISE的安装

　　4.1.4 ISE的用户界面

　　4.2基于ISE的设计输入

　　4.2.1新建工程

　　4.2.2代码输入

　　4.2.3代码模板的使用

　　4.2.4 Xilinx IP Core的原理与应用

　　4.3 ISE基本操作

　　4.31基于Xilinx XST的综合

　　4.32基于ISim的仿真

　　4.3.3基于ISE的实现

　　4.34基于目标和策略的设计方法

　　4.35基于SmartGuide的设计方法

　　4.36比特文件的生成

　　4.3.7基于IMPACT的芯片配置

　　4.3.8功耗分析以及XPower的使用

　　4.4约束

　　4.4.1约束文件

　　4.4.2 UCF文件的语法说明

　　4.4.3引脚和区域约束语法

　　4.4.4时序约束语法

　　4.5调试利器——ChipScope Pro

　　4.5.1ChipScope Pro工作原理

　　4.5.2 ChipScope Pro操作流程

　　4.5.3 ChipScope Pro开发实例

　　4.6 ISE与第三方EDA软件

　　4.6.1 ModelSim软件的使用

　　4.6.2 ModelSim和ISE的联合开发流程

　　4.6.3 MATLAB软件的使用

　　4.6.4 ISE与MATLAB的联合使用

　　4.6.5 MATLAB、ModelSim和ISE联合开发实例

　　本章小结

　　第5章 时序分析

　　5.1时序分析的作用和原理

　　5.1.1时序分析的作用

　　5.1.2静态时序分析原理

　　5.1.3时序分析的基础知识

　　5.2 Xilinx FPGA中的时钟资源

　　5.2.1全局时钟资源

　　5.2.2第二全局时钟资源

　　5.3 ISE时序分析器

　　5.3.1时序分析器的特点

　　5.3.2时序分析器的文件类型

　　5.3.3时序分析器的调用与用户界面

　　5.3.4提高时序性能的手段

　　本章小结

　　……

　　第6章 逻辑开发专题

　　第7章 基于EDK的嵌入式系统设计

　　第8章 基于System Generator的DSP系统设计

　　第9章 数字信号处理专题

　　第10章 SERDES技术专题

　　参考文献

文摘

　　7.内嵌专用硬核

　　内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（Hard Core），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如，为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十吉比特／秒的收发速度。

　　例如，Xilinx公司的高端产品不仅集成了Power PC或者ARM A9系列高性能CPU，还内嵌了DSP Core模块，其相应的系统级设计工具是EDK和Platform Studio，并以此提出了片上系统SoC的概念。通过Power PC、Miroblaze、Pieoblaze等处理器平台，能够开发标准的DSP处理器及其相关应用，达到SoC的开发目的。

　　1.2.3软核、硬核及固核

　　IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SoC阶段，IP核设计已成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其提供的IP核越丰富，用户的设计就越方便，其市场占有率就越高。目前，IP核已经变成系统设计的基本单元，并作为独立设计成果被交换、转让和销售。

　　从IP核的提供方式上，通常将其分为软核、硬核和固核三类。从完成IP核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用性最高。在FPGA领域中，最常用的是软核和硬核这两类IP。

　　1.软核

　　软核在EDA设计领域指的是综合之前的寄存器传输级（RTL）模型；具体在FPGA设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP核应用最广泛的形式。

　　Xilinx公司一直以来提供的软核IP资源比其他厂家都更为丰富，全部集成在开发组件Core Generator中，本书将在4.2.4节对其进行详细说明。

　　2.固核

　　固核在EDA设计领域指的是带有平面规划信息的网表；具体在FPGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应具体工艺网表的混合形式提供。将RTL描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP核的主流形式之一。